利用SPD實現(xiàn)嵌入式系統(tǒng)中內(nèi)存的自動識別和配置

利用SPD實現(xiàn)嵌入式系統(tǒng)中內(nèi)存的自動識別和配置

摘要：介紹了內(nèi)存的SPD規(guī)范及其硬件接口類型和數(shù)據(jù)組織結構，實現(xiàn)了在嵌入式系統(tǒng)中對不同內(nèi)存的識別與配置，提高了系統(tǒng)的穩(wěn)定性，方便更換和檢測。具體實例詳細描述了嵌入式系統(tǒng)中內(nèi)存的自動配置過程。

在嵌入式系統(tǒng)設計中經(jīng)常用大容量的ＳＤＲＡＭ，存放ＲＴＯＳ和數(shù)據(jù)。這時用戶可以有兩種選擇：一種是選用合適的內(nèi)存芯片自己布線，把整個ＳＤＲＡＭ做到嵌入式系統(tǒng)的ＰＣＢ板上，這種方法在小系統(tǒng)中經(jīng)常采用；另一種就是選用現(xiàn)成的內(nèi)存條（如筆記本電腦上常用的ＤＩＭＭ內(nèi)存），現(xiàn)成的內(nèi)存條不僅容量大，而且由于用量大，價格也相對便宜。另外現(xiàn)成的內(nèi)存條還節(jié)省了ＰＣＢ布線空間，縮小嵌入式系統(tǒng)的內(nèi)存體積，提高系統(tǒng)的穩(wěn)定性，方便更換和檢測。筆記本內(nèi)存的型號和種類很多，采購時也可能來自多個廠家。為了使各種內(nèi)存條在嵌入式系統(tǒng)都能正常使用，就需要系統(tǒng)的ＢＯＯＴ程序能進行自動識別和配置，按照ＳＰＤ（ＳＤＲＡＭ Ｓｅｒｉａｌ Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎ）規(guī)范正確讀取內(nèi)存參數(shù)，另外根據(jù)內(nèi)存參數(shù)配置ＳＤＲＡＭ控制器。

圖1 數(shù)據(jù)傳輸時序

１ ＳＰＤ規(guī)范及數(shù)據(jù)格式

內(nèi)存的ＳＰＤ規(guī)范是ＳＤＲＡＭ控制器參數(shù)配置的主要依據(jù)，在ＳＰＤ規(guī)范中定義了單面或雙面ＤＲＡＭ的詳細參數(shù)，如內(nèi)存的大小、數(shù)據(jù)位、行列地址的寬度、邏輯Ｂａｎｋ數(shù)和物理Ｂａｎｋ等。這些數(shù)據(jù)存放在ＥＥＰＲＯＭ芯片中，詳細描述了內(nèi)存條的各種參數(shù)。

存放內(nèi)存參數(shù)的是一個兩線制的串行ＥＥＰＲＯＭ芯片，接口類型符合Ｉ２Ｃ協(xié)議。Ｉ２Ｃ協(xié)議是Ｐｈｉｌｉｐｓ公司制定的兩線制的串行數(shù)據(jù)傳輸標準，數(shù)據(jù)的讀寫通過一根時鐘線和一根數(shù)據(jù)線實現(xiàn)。數(shù)據(jù)傳輸有其嚴格的格式，一個數(shù)據(jù)幀由起始位、器件地址、應答位、數(shù)據(jù)地址、傳輸數(shù)據(jù)和結束位構成，可以允許多個器件分主從模式進行傳輸。其數(shù)據(jù)傳輸時序如圖１所示。主控制器讀寫數(shù)據(jù)的格式如圖２所示。

圖2 主控制讀寫數(shù)據(jù)的格式

內(nèi)存的ＳＰＤ一般要求ＥＥＰＲＯＭ帶有２Ｋｂｉｔ的存儲空間，用于存放內(nèi)存的配置參數(shù)，而硬件電路接口是Ｉ２Ｃ接口。要讀取內(nèi)存參數(shù)，主控制器必須能按照Ｉ２Ｃ協(xié)議進行通信，進行數(shù)據(jù)的讀操作。另外還需知道ＥＥＰＲＯＭ的數(shù)據(jù)存放格式及其含義。ＳＰＤ規(guī)范中對存放的數(shù)據(jù)進行了詳細的說明和定義。以ＰＣ１３３－３３３為例詳細說明挑選配置時用到的參數(shù)，如表１所示。用戶只需把相應地址中的值讀出來，對照規(guī)范中的說明即可知道內(nèi)存的詳細參數(shù)。

表1 PC133-333配置時用到的參數(shù)

字節(jié)地址定 義PC133參數(shù)值備 注0廠商使用的字節(jié)數(shù)80h使用了128字節(jié)1EEPROM存儲容量08h256字節(jié)2內(nèi)存類型04hSDRAM3行地址位數(shù)0ch12位行地址4列地址位數(shù)09h9位列地址5排數(shù)02h兩排6數(shù)據(jù)寬度（低字節(jié)）40h64位寬度7數(shù)據(jù)寬度（高字節(jié)）00h　8信號電平01hLVTTL9SDRAM最高時鐘頻率75hTclk=7.5ns10SDRAM訪問時間54hTac=5.4nc11配置類型00h不支持校驗糾錯12刷行率/類型80h15.6μs/自刷新13最小SDRAM顆粒數(shù)據(jù)寬度08h8位16支持地猝發(fā)傳輸長度8Fh1,2,4,817邏輯bank數(shù)04h4banks18CAS延遲06hCL=2,323SDRAM時鐘（2的最大指數(shù)倍）A0hTclk=10ns24SDRAM訪問時間（2的最大指數(shù)倍）60hTac=6ns34輸入數(shù)據(jù)建立時間15h1.5ns35輸入數(shù)據(jù)保持時間08h0.8ns62SPD版本號12hRev.1.2其它不詳述（見SPD規(guī)范手冊）　　

２ 卡的自動識別和配置過程

下面以Ｍｏｔｏｒｏｌａ公司的ＭＰＣ８２４ＸＣＰＵ為例介紹內(nèi)存的識別和配置過程。ＭＰＣ８２４Ｘ是一款功能強大的嵌入式處理器，它由６０３Ｅ核１０７橋構成。１０７橋有很豐富的控制接口模塊，如ＳＤＲＡＭ控制器、ＥＰＩＣ、ＵＡＲＴ、Ｉ２Ｃ控制器等，很方便與外圍電路接口。嵌入式系統(tǒng)板中數(shù)據(jù)量很大，至少要用到２５６ＭＢ內(nèi)存。為了方便各種廠家的內(nèi)存型號進行混插使用，需要編寫內(nèi)存自動識別和配置程序，把需要配置的數(shù)據(jù)從ＥＥＰＲＯＭ讀出，然后根據(jù)ＳＰＤ協(xié)議轉(zhuǎn)換成內(nèi)存的配置參數(shù)。這個配置過程必須在系統(tǒng)上電后立即運行，為后面的ＲＴＯＳ運行做準備。內(nèi)存初始化參數(shù)包括行列地址寬度、邏輯Ｂａｎｋ數(shù)、物理Ｂａｎｋ的大小。因為ＭＰＣ８２４Ｘ內(nèi)有Ｉ２Ｃ控制器，所以可以直接與ＳＰＤ連接，通過軟件的初始化，配置好Ｉ２Ｃ控制器，程序流程如圖３。

相關代碼及注釋：

／*配置分頻系數(shù)、模塊使能*／

ｍｐｃ１０７＿ｉ２ｃ＿ｓｔａｒｔ();

　

／*設置控制器為發(fā)送模式*／

ｓｙｓＥＵＭＢＢＡＲＷｒｉｔｅ(ＭＰＣ１０７＿Ｉ２ＣＣＲ,ＭＰＣ１０７＿ＣＣＲ＿ＭＥＮ

｜ ＭＰＣ１０７＿ＣＣＲ＿ＭＳＴＡ ｜ ＭＰＣ１０７＿ＣＣＲ＿ＭＴＸ );

　

／*送

【利用SPD實現(xiàn)嵌入式系統(tǒng)中內(nèi)存的自動識別和配置】相關文章：

嵌入式系統(tǒng)中的內(nèi)存壓縮技術03-18

嵌入式系統(tǒng)中FPGA的被動串行配置方式03-19

紅外通訊協(xié)議在嵌入式系統(tǒng)中的實現(xiàn)03-18

一種嵌入式系統(tǒng)的內(nèi)存分配方案03-18

嵌入式MPEG—4解碼系統(tǒng)的設計與實現(xiàn)03-19

基于Web的嵌入式數(shù)控系統(tǒng)實現(xiàn)03-07

面向網(wǎng)絡測試的嵌入式系統(tǒng)設計與實現(xiàn)03-07

嵌入式現(xiàn)場智能顯示系統(tǒng)的設計與實現(xiàn)03-07

嵌入式系統(tǒng)中的CACHE問題03-19