- 相關推薦
利用FPGA實現(xiàn)模式可變的衛(wèi)星數(shù)據(jù)存儲器糾錯系統(tǒng)
摘要：比較討論了航天器數(shù)據(jù)存儲器中漢明碼和TMR兩種典型糾錯系統(tǒng)的原理、實現(xiàn)以及數(shù)據(jù)可靠性的估計，在此基礎上提出了一種集成這兩種系統(tǒng)模式并可在實際應用中根據(jù)需要切換模式的糾錯系統(tǒng)設計方案，探討了該系統(tǒng)的特點和優(yōu)勢，介紹了利用FPGA實現(xiàn)該系統(tǒng)的過程和經(jīng)驗。空間飛器在太空環(huán)境中面臨的主要問題之一就是輻射。太空中的各種高能粒子（包括高能質子、中子、α粒子、得離子等）具有很高的動能，通過時可能會影響半導體電路的邏輯狀態(tài)，甚至對半導體材料造成永久損害。單個高能粒子對電子器件功能產生的影響稱之為單粒子效應。其中，導致存儲內容在'0'、'1'之間發(fā)生變化的單粒子翻轉（SEU）問題特別受以關注。
微小衛(wèi)星的研發(fā)思路是周期短、成本低、技術新，因此大量采用市場上容易取得的商業(yè)級電子器件。這些器件具有高密度、低功耗、低成本、擴展性強等特點，但通常沒有經(jīng)過嚴格的抗輻射測試，也沒有采用完善的抗輻射工藝。解決微小衛(wèi)星的抗輻射問題需要采取綜合措施，包括整體防護、設計冗余等，而對具體數(shù)據(jù)存儲器則通常采用編碼、備份等方法利用信息冗余應對SEU現(xiàn)象。與物理存儲器件相配合，實現(xiàn)上述檢錯/糾錯功能的電路就是微小衛(wèi)星星載計算機系統(tǒng)的數(shù)據(jù)差錯檢測和糾正模塊（Error Detection And Correction,EDAC）。
1 漢明碼與TMR方案比較
在微小衛(wèi)星的EDAC模塊設計中，經(jīng)常采用編碼（主要是漢明碼）或三倍冗余判決（Triple Modular Redundancy,TMR）的方案。下面分別說明這兩種方案并加以比較。
1.1 線性分組碼
編碼是在數(shù)據(jù)通信和數(shù)據(jù)存儲領域廣泛使用的檢錯/糾錯方法。
線性分組碼是使用很廣泛的差錯控制編碼[1]，其信息位和監(jiān)督位的關聯(lián)由一組線性代數(shù)方程組表示。（n,k）線性分組碼的編碼就是建立由m(m=n-k)個生成冗余位的方程構成的方程組，并由此線性方程組轉化為k×n的生成矩陣G。編碼時將信息位向量（k維）乘以生成矩陣G，即得到碼字向量[Cn-1…C0]，見式（1）。
[Cn-1,Cn-2,∧,Cn-k,Cm-1,∧,C0]=[Cn-1,Cn-2,∧,Cn-k] ×Gk×n （1）
將式（1）表示的方程組作移位變換，可以得到由式（2）表示的形式，H稱為監(jiān)督矩陣。解碼時通過監(jiān)督矩陣H與讀出的碼字向量C的乘積結果一校驗子S來判斷是否出錯。當讀出的碼字微量C乘上H后得到一個零向量，表示沒有出錯；否則表示碼字在存儲之后發(fā)生了變化，即有錯誤發(fā)生。
S=Hm×n×[Cn-1, ∧,C0]T (2)
當碼字中某位（單一位）發(fā)生錯誤時，會得到唯一的非零校驗子S向量，該向量只與碼字出錯位置的圖樣有關，而與碼字C無關。
漢明碼是能糾正單個錯誤的線性分級。其對應的G矩陣即為漢明碼生成矩陣。這種編碼下，分組編碼總長是2m-1位，信息位長度是2m-m-1位，即（2m-1,2m-m-1）漢明碼。（2m-1，2m-m-1）漢明碼是編碼效率最高的糾單錯線性分組碼。但考慮到一般計算機存儲系統(tǒng)以字節(jié)為單位，而2m-m-1通常不是8的倍數(shù)，所以對漢明碼加以擴展后，可以得到（12，8）、（22，16）等分組編碼方案。這些方案具有一些新的特點，例如一種（22，16）方案可以做到糾單錯、檢雙錯，稱作漢明SEC-DED碼[2]。還可以通過優(yōu)選，得到最佳監(jiān)督矩陣H，使得運算電路最為簡單、快速。
1.2 TMR
TMR的原理是將同一份信息保存在三份物理存儲空間中。讀取的時候比較三份內容，如果不完全相同，就取兩個一致的值為直值。在CPU通過總線向內存寫入數(shù)據(jù)（WR有效）時，每一比特數(shù)據(jù)通過三態(tài)門同時寫到三個對應的比特存儲單元中。當總線向內存請求數(shù)據(jù)（RD有效）時，三份同時存儲的內容到達比較器，比較器邏輯按照前述規(guī)則輸出數(shù)據(jù)內容及是否發(fā)生2/3判決的標記。根據(jù)總線要求，多路開關可以將數(shù)據(jù)內容或者每3比特比較器的2/3判決標記輸出到總線上，后者可供分析研究可靠性時使用。
1.3 兩種方案的比較
從存儲空間的絕對大小角度考慮，編碼方案比冗余判決方案要節(jié)省大量的存儲空間。如果采用（22，16）漢明碼，每1MB有效內存需要實際物理內存1.375MB。而采用TMR方案則需要3MB實現(xiàn)物理內容。
從系統(tǒng)的糾錯可靠性角度考慮，首先假定內存的單粒子翻轉事件（SEU）所發(fā)生的物理地址[3]和時間都是均勻分布的。設每一比特內存單元在單位時間內發(fā)生單粒子翻轉的概率為σ。則每m比特內存結構中v比特發(fā)生SEU的概率為：
采用（22，16）漢明碼方案后，可以糾正每22比特內存行單元中的單比特錯誤。對于一行22比特編碼記錄，不發(fā)生SEU以及只有一比特發(fā)生SEU的概率和，即為該行內存單元的可靠性。因此，每22比特的行漢明碼內存單元可靠性為：
每22比特行單元的有效容量是16位，即2個字節(jié)。故對于有效大小為N字節(jié)的漢明碼內存系統(tǒng)，由N/2個行單元構成。其可靠性為：
【利用FPGA實現(xiàn)模式可變的衛(wèi)星數(shù)據(jù)存儲器糾錯系統(tǒng)】相關文章：
利用FPGA實現(xiàn)MMC2107與SDRAM接口設計03-18
利用VB的MSComm控件實現(xiàn)GPS數(shù)據(jù)采集03-07
利用ColdFire uClinux實現(xiàn)數(shù)據(jù)采集和傳輸03-19
基于MVC模式的BBS系統(tǒng)設計與實現(xiàn)03-08
基于FPGA的實時SAR成像系統(tǒng)轉置存儲的實現(xiàn)03-07
基于FPGA的TS201 linkport數(shù)據(jù)通信設計與實現(xiàn)03-30
自適應算術編碼的FPGA實現(xiàn)03-18