<dfn id="w48us"></dfn><ul id="w48us"></ul>
  • <ul id="w48us"></ul>
  • <del id="w48us"></del>
    <ul id="w48us"></ul>
  • 一個嵌入式系統的Petri網模型與CPLD實現

    時間:2024-10-10 01:44:58 理工畢業論文 我要投稿
    • 相關推薦

    一個嵌入式系統的Petri網模型與CPLD實現

    摘要:將Petri網與VHDL結合,運用Petri網建立硬件系統模型,然后采用VHDL語言進行設計,最終下載到CPLD,成功地實現了整個硬件系統的邏輯控制器設計。

    Petri網是異步并發系統,沒有人為的控制流,直觀地表示了非確定性;且可以圖形化的方式描述復雜的系統,并可運用數學工具進行分析。因此,其在軟件系統的建模與仿真中得到廣泛應用。Petri網自身具備的可運行性方便了系統形式化描述級的模擬,可以用于表達不同抽象級上的系統概念并清楚地描述整個系統的運作過程。筆者發現Petri網的應用目前僅局限于軟件系統的設計,例如網絡協議、物流管理等,而在硬件系統中卻很少涉足。硬件系統隨著功能的日益增強,其功能描述也越來越復雜;谟布到y描述的VHDL語言以其強大的硬件描述能力,已被廣大科研工作者所采用。VHDL語言也適用于描述異步并發系統,因此可與Petri網建立的模型聯系起來。

    本文采用自頂向下與層次分析相結合的設計方法?用Petri網的一個子類C/E系統(條件/事件系統)對視頻輸入卡的邏輯控制器建立模型。針對控制器C/E模型中關心和需要觀察的變量,確定VHDL描述的實體和端口,由C/E系統網的拓撲結構確定條件和事件間的邏輯關系,構造VHDL語言中的結構體。采用EDA開發工具MAX+PLUS II進行代碼設計,邏輯綜合,并對設計進行仿真,最后下載到CPLD,驗證了邏輯控制器設計的正確性。

    圖1 視頻輸入卡結構框圖

    1 應用背景及控制器功能要求

    圖1為某一視頻輸入卡結構框圖。前端視頻信號經過解碼、緩沖后,將數據送入DSP處理。其中由邏輯控制器協調各部分之間的運作。從圖1中可以看出,邏輯控制器與視頻切換、視頻解碼、視頻數據緩存以及DSP等部分存在聯系,歸納起來需要完成五個基本功能:視頻通道切換控制;插入行標志信息;FIFO的初始化操作;寫FIFO;讀FIFO。

    要完成上述五個基本功能,必須保證每個功能與另一功能之間不存在沖突,但允許存在并發行為,同時它們之間的邏輯順序應保持一致。因此需要一個主控模塊協調各部分的操作。各功能部分之間的邏輯關系比較復雜,涉及到圖像數據的行同步以及場同步等問題,一旦出錯,則接收的就不是有效的圖像數據,后續工作也不能正常進行。為此,首先建立Petri網模型,并運用數學工具進行分析,最后采用VHDL語言實現。

    2 控制器Petri網模型

    應用Petri網的一個子類C/E建立視頻輸入卡的邏輯控制器模型。控制器實現的五大功能,在滿足各自條件的情況下,能夠正確地完成相關操作。如果將每個功能展開進行Petri網模型設計,將會使整個C/E系統的節點過多。節點一多,則不易分析其性質和計算它的可達樹、不變量等參數。Petri網特有的直觀易懂、適于交流的圖形表示也就失去了意義。采用層次分析的方法,首先在頂層根據各功能要求建立一個Petri網模型,然后在各個模塊內部建立更詳細的子模型。鑒于頂層和底層的分析方法類似,只將頂層模型展開討論。網絡的一些動態特性,如庫所與變遷的含義如表1所示。

    表1 庫所和變遷的含義

    庫 所含 義變 遷含 義P1初始化FIFO有效T0系統開始(sysSTART)P2初始化FIFO結束T1通道切換P3插入行屬性結束T2初始化FIFOP4讀FIFO有效T3插入行屬性標志P5通道切換有能T4寫FIFOP6VREF=0T5讀FIFO奇場數據P7插入行屬性標志有效T6場開始P8寫FIFO有效T7場同步P9RST0=0T8行開始P10HREF=0T9行同步P11VREF=1T0行有效P12HREF=1T11讀取FIFO偶場數據P13RST0=1  P14偶場結束  

    邏輯控制器頂層Petri網模型如圖2所示。該模型是一個基本網系統,其狀態元素稱為條件,變遷元素稱為事件。事件的發生改變條件的狀態(成真與否),引起信息在網上的流動?1?。由條件和事件組成的有向網通常表現為三元組(B,E;F),其中B為條件集,E為事件集。同時該模型還滿足如下條件:

    ·(B,E;F)為簡單網;

    ·B中每個條件都有機會成真,也有機會成假;

    ·E中每個事件都有機會發生;

    ·由初始情態ci導出的可達情態集是完全可到達關系R下的等價類。

    因此,該模型還是一個C/E系統。在Petri網仿真軟件Visual Object Net++中進行仿真測試,結果表明該模型能很好地描述控制器各部分之間的邏輯關系。

    3 VHDL程序的基本單元設計

    CPLD(復雜可編程邏輯器件)是處于并行工作方式的基本電路單元構成的高速、大規模集成器件,可作為一種并發系統模型與Petri網建立聯系。VHDL作為一種硬件描述語言,支持行為描述、數據流描述和結構化描述等多種描述方法,可以用并行和順序多種語句方式描述實際的系統,并可采用VHDL的并行語句描述C/E系統中條件/事件間的并發關系,用VHDL的順序語句描述條件/事件間的順序約束機制,為解決C/E系統中的有效沖突提供了可行的方法。

    VHDL語言程序設計的基本單元稱為一個基本設計實體,其主要由實體說明(entity declaration)和構造體(architecture body)兩部分構成。實體說明部分規定了設計單元的輸入輸出接口信號或引腳。根據該控制器的C/E系統中關心和需觀察的變量選擇系統的輸入和輸出信號,以確定基本設計單元的實體及其端口。在控

    【一個嵌入式系統的Petri網模型與CPLD實現】相關文章:

    嵌入式MPEG—4解碼系統的設計與實現03-19

    基于Web的嵌入式數控系統實現03-07

    面向網絡測試的嵌入式系統設計與實現03-07

    嵌入式現場智能顯示系統的設計與實現03-07

    CPLD器件的在系統動態配置03-20

    面向對象petri網防空C3I系統建模12-26

    紅外通訊協議在嵌入式系統中的實現03-18

    基于Winodws CE的嵌入式網絡監控系統的設計與實現03-18

    基于OpenGL的邦寶模型積木分析系統設計與實現03-18

    主站蜘蛛池模板: 国产精品日本一区二区不卡视频| 国精品无码一区二区三区在线| 亚洲欧洲成人精品香蕉网| 精品久久香蕉国产线看观看亚洲| 亚洲A∨精品一区二区三区| 欧美国产日本精品一区二区三区| 无码精品人妻一区二区三区人妻斩 | 亚洲综合精品一二三区在线| 久久永久免费人妻精品下载| 日本免费精品一区二区三区| 国产成人精品免费视频大全| 欧美亚洲国产精品第一页| 凹凸国产熟女精品视频app| 亚洲精品~无码抽插| 四虎影院国产精品| 黑人巨大精品欧美一区二区| 国产va免费精品| 91精品国产福利在线观看麻豆| 精品久久久久久| 国产精品1024香蕉在线观看| 国产三级久久久精品麻豆三级| 无码国内精品久久人妻蜜桃| 一级做a爰黑人又硬又粗免费看51社区国产精品视 | 综合人妻久久一区二区精品| 欧美精品福利在线视频 | 亚洲午夜福利精品久久| 日本国产精品久久| 精品欧美一区二区在线观看| 国产精品视频一区二区三区不卡| 亚洲日本精品一区二区| 久久久久国产精品| 久久国产成人精品麻豆| 久久九九青青国产精品| 久久青草国产精品一区| 精品一区二区久久| 精品九九人人做人人爱| 亚洲无删减国产精品一区| 91亚洲国产成人久久精品| 国产精品v欧美精品v日韩| 国产精品一级AV在线播放| 国产专区日韩精品欧美色|