- 相關(guān)推薦
中興電源硬件筆試題
一.選擇判斷題：
1.ChipScope 是哪個FPGA廠家的在線調(diào)試技術(shù)(Xilinx,Altera的是SignalTap)
2.FPGA設(shè)計中既可以用于靜態(tài)驗證又可以用于動態(tài)仿真的是(斷言，類似于C語言里的asse，靜態(tài)驗證類似于程序在編譯階段就能發(fā)現(xiàn)錯誤，動態(tài)仿真是仿真階段發(fā)現(xiàn)錯誤)
3.WCDMA 的碼片速率是：3.84Mcps(居然蒙對了)
4.下面對ARM寄存器的描述錯誤的是(A,PC指向當(dāng)前執(zhí)行指令的下兩條指令PC+8)
5. 單片機最小系統(tǒng)板的硬件調(diào)試順序(好像是選B，檢查焊接->檢查電源是否短路->程序是否能正確燒寫->復(fù)位電平->時鐘電路是否起振->調(diào)試外圍電路)
6.高速PCB設(shè)計中應(yīng)盡量保證地平面的(完整性)
7.源端端接與末端端接的作用(末端端接消除一次反射，源端端接消除第二次反射)
8.信號完整性包括(反射.地彈.振鈴.串?dāng)_)
9.重新上電后不需要重新配置的是(Altera 的MAXII，是CPLD)
10.根據(jù)信息量選擇最佳DSP速率(200MIPS)
11.cpu向外圍芯片寄存器A寫入0x8F，讀出 0x0F，不可能的原因是(個人認(rèn)為“寄存器最高位不可讀”選項是錯誤的，不可讀的話讀出來應(yīng)該是1，個人感覺)
12.LCD的種類包括(反射型，全透型和半透型 )。
13. 大小為128的RAM可能是(128是bit還是byte?)
14.EMC的三要素包括(干擾源.耦合路徑.敏感設(shè)備)
15.6層板比較好的層疊是(信號-地-信號-電源-地-信號)
16.C語言中用到CPU寄存器的變量有(函數(shù)參數(shù).函數(shù)返回值)
17.戴維南定理包括(節(jié)點電壓法和回路電流法)
18.阻抗匹配方式(源端串聯(lián)匹配.終端并聯(lián)匹配.RC匹配.二極管匹配)
19.51單片機的總線包括(數(shù)據(jù)總線.地址總線.控制總線)
20.兩個16位有符號數(shù)相乘，結(jié)果最少用多少位數(shù)來保存?
21.16位有符號數(shù)進行4次乘加，結(jié)果最少用多少位數(shù)來保存?(沒看懂)
22.setup time的概念
23.ARM存儲保護機制
二.問答題
1.FPGA 選型時要考慮哪些方面?(容量.速度.片內(nèi)資源.功耗.成本.配置方式.開發(fā)工具等等)
2.什么是競爭冒險?怎么產(chǎn)生的?如何消除?
在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導(dǎo)致到達(dá)該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。
3.EMC從哪些方面設(shè)計?
a.結(jié)構(gòu)，屏蔽與接地b. 電纜.連接器與接口電路c.濾波與抑制d.旁路和去耦e.PCB設(shè)計f.器件.軟件4.用模擬電路設(shè)計加法器三.設(shè)計題1.C5000系列DSP的最小系統(tǒng)框圖并說明硬件調(diào)試流程(用來地址解碼的CPLD.flash,sdram,電源，復(fù)位，時鐘，jtag)2.用HDL寫4.5分頻電路。
【中興電源硬件筆試題】相關(guān)文章：
中興09天津硬件筆試題目分享11-21
中興硬件筆試真題09-26
中興通訊南京筆試題02-18
中興筆試+面試題目11-21
聯(lián)發(fā)科硬件筆試題07-19
華為硬件筆試題考點分析11-18
硬件工程師的面試試題03-17
中興面試筆試10-26
邁瑞筆試題目硬件研發(fā)工程師11-21