- 相關推薦
簡易通用型PCI接口的VHDL-CPLD設計
摘要：從PCI時序分析入手，重點闡述了PCI通用的狀態(tài)機設計，說明了用VHDL語言來實現本PIC通信狀態(tài)機的軟件設計以及進行MaxPlusII驗證的程序和方法。用該方法所設計的接口既可支持PCI常規(guī)傳輸，又可支持PCI猝發(fā)傳輸。用CPLD設計所構成的CPI接口系統(tǒng)具有簡潔、可靠等優(yōu)點，是一種行之有效的設計途徑。很多技術雜志和網站上，都有不少用CPLD設計PCI常規(guī)傳輸系統(tǒng)的文章。但用這些方法在MzxPlusII、Fundition等環(huán)境下進行模擬仿真時，其產生的時序往往與PCI規(guī)范有很大出入。雖然Altera等公司推出PCI核可以直接使用，但這樣的內核占用CPLD資源較多，且能適配的器件種類少，同時價格也高，在實際設計應用中有很大的局限性。因此，使用通用型CPLD器件設計簡易型PCI接口有很大的現實意義。在Compact接口的CPLD設計中，筆者根據PCI總線傳輸時序來進行狀態(tài)機構造，并使用VHDL語言進行功能模擬和定時分析，從而達到了預期目的。用該方法設計的CPLD-PCI接口既可支持PCI常規(guī)傳輸，也可支持PCI猝發(fā)傳輸，而且在系統(tǒng)編程和下載器件方面，效果也都很好。
1 典型的CPLD-PCI接口模型簡介
用CPLD作PCI接口所構成的系統(tǒng)模型如圖1所示。這里，CPLD/FPGA用于完成PCI主/從傳輸時序的邏輯構成與變換，并對雙口RAM進行適當操作。在整個系統(tǒng)的設計中，CPLD常常使用PCI總線的33MHz時鐘，雙口RAM常常選用高速器件來簡化PCI傳輸的邏輯設計。
2 PCI總線傳輸時序分析
PCI總線傳輸至少需要40多條信號線，包括數據/地址線、接口控制線、仲裁、總線命令及系統(tǒng)線等。每次數據傳輸均由一個地址脈沖和一個或幾個數據脈沖組成。一次傳輸一個地址和一個數據的稱為常規(guī)傳輸；一次傳輸一個地址和一批數據的稱為猝發(fā)傳輸。常用的控制信號有：幀同步信號FRAME、主設備準備好信號IRDY、從設備準備好信號TRDY、從設備選通信號DEVSEL、命令/字節(jié)信號C/BE等。圖2 和圖3分別給出了PCI單數據段和猝發(fā)操作時的讀寫時序。
分析PCI總線的傳輸時序，可以看出，PCI總線傳輸有以下幾個顯著特點：
（1）每次數據傳輸時首先傳出地址和命令字，從設備一般可從地址中確定是不是對本機的訪問，并確定訪問的首地址；而從設備則從命令字中識別該訪問是讀操作還是寫操作；
（2）讀寫訪問只有在信號IRDY、TRDY、DEVSEL都為低狀態(tài)時才能進行；
（3）猝發(fā)傳輸通常需要通過邏輯來實現地址的自動遞加；
（4）主從設備中任一方沒有準備好，操作中都需要能夠引起等待狀態(tài)插入的活動；
（5）系統(tǒng)通常在幀同步信號FRAME的下降沿誘發(fā)數據傳輸，而在上升沿指明只有一個數據或只剩下一個數據；
（6）讀操作比寫操作多一個中間準備過程。
圖2
3 基于CPLD的狀態(tài)機設計
3.1 狀態(tài)機的構造
根據對上述時序圖的分析，完成一個簡易PCI總線傳輸需要設計六個狀態(tài)：S0～S5，其中狀態(tài)S0標識PCI總線空閑時期；狀態(tài)S1標識地址與總線命令識別階段；狀態(tài)S2標識讀操作入口的準備階段；狀態(tài)S3標識讀/寫訪問周期；狀態(tài)S4標識最后一個數據傳輸階段；狀態(tài)S5標識操作中的等待時期。
3.2 狀態(tài)功能的確定
各狀態(tài)所應執(zhí)行的功能如下：
狀態(tài)S0～S2用于對PCI總線置高信號TRDY和DEVSEL；對雙口RAM則置高片選信號CS，以使讀/寫信號處于讀狀態(tài)，此時地址呈現三態(tài)。此外，在S1態(tài)還應依據地址信號來確定是不是對本機的選擇，并識別是不是讀或寫操作。
狀態(tài)S3～S4用于對PCI總線置低信號TRDY和DEVSEL；對雙口RAM則產生片選信號CS、讀或寫信號，同時確定適當的讀寫訪問地址。
狀態(tài)S5用于對PCI總線置低信號TRDY和DEVSEL；并且對雙口RAM置高片選信號CS，以使讀/寫信號處于讀狀態(tài)，此時地址呈現三態(tài)。
3.3 狀態(tài)變化的確定
根據對PCI總線傳輸時序的分析，影響各個狀態(tài)相互轉化的因素是：幀同步信號FRAME、主設備準備好信號IRDY、從設備選擇信號CS-MAP、讀識別信號READ以及寫識別信號WRITE。這里，可用CS-MAP、READ、WRITE來標識狀態(tài)S1產生的中間識別信號。
圖3
需要注意，在狀態(tài)S1時要寄存收到的首地址，而在狀態(tài)S3變化時要適時進行地址遞增。
還要注意狀態(tài)機設計時產生的容錯問題，以便在非設計狀態(tài)下能夠無條件回到空閑態(tài)S0。
由于采用的是高速雙口RAM，并且規(guī)劃分開了RAM兩側的寫操作區(qū)域，因此可以認為：RAM是可以任意訪問的。
3.4 狀態(tài)圖的規(guī)劃
綜上所述便可得出如圖4所示的設計規(guī)劃圖。
4 VHDL語言的描述
設計時，使用三個進程和幾個并行語句可實現整個CPLD的功能：一個進程用于完成從設備及其讀寫操作的識別；一個進程用于完成操作地址的獲取與地址的遞增；第三個進程完成狀態(tài)機的變化。用幾個并行語句完成操作信號的產生時，需要注意，各狀態(tài)所完成的功能要用并行語句實現，不能再用進程，否則就會引起邏輯綜合的麻煩，有時甚至根本不能綜合。整 個程序如下：
LIBRARY ieee;
【簡易通用型PCI接口的VHDL-CPLD設計】相關文章：
高速PCI總線接口模塊設計03-08
高速PCI總線接口卡的開發(fā)03-18
TM1300 PCI-XIO口的UART和USB接口設計03-19
PCI9052接口電路的功能及應用03-18
PCI接口芯片s5935及其應用03-19
增強并口EPP與DSP接口的設計增強并口EPP與DSP接口的設計03-18
基于PCI總線的CAN卡的設計與實現03-18